

PROBLEMATYKA STOSOWANIA NOWOCZESNYCH PAMIĘCI CYFROWYCH W SYSTEMACH REJESTRACJI PARAMETRÓW LOTU

Przemysław Kordowski^{1a}, Wiesław Cuper^{1b},
Mirosław Nowakowski^{1c}

¹Zakład Samolotów i Śmigłowców, Instytut Techniczny Wojsk Lotniczych

^aprzemyslaw.kordowski@itwl.pl, ^bseaspider@wp.pl, ^cmiroslaw.nowakowski@itwl.pl

Streszczenie

Artykuł przedstawia ogólną problematykę stosowania nowoczesnych pamięci nieulotnych w systemach rejestracji parametrów lotu. We wstępie zawarte jest porównanie działania współczesnych układów flash pod kątem wymagań stawianych nowoczesnym rejestratorom katastroficznym. Następnie opisane są opracowane algorytmy, które pozwalają na zastosowanie pamięci cyfrowych w układach wymagających niezawodności i rzetelności przechowywanych informacji. Dodatkowo uwidoczniony jest dynamiczny rozwój pamięci cyfrowych oraz funkcjonalność współcześnie stosowanych układów. Treść referatu jest oparta na doświadczeniach pozyskanych podczas procesu projektowania systemów rejestracji parametrów lotu w Instytucie Technicznym Wojsk Lotniczych (ITWL).

Słowa kluczowe: rejestrator, katastroficzny, NAND, SLC, FLASH

APPLICATION OF MODERN DIGITAL MEMORY IN FLIGHT DATA RECORDERS

Summary

The article presents generic issues related with application of modern non-volatile memory in flight data recorders. Preface contains comparison of modern flash chips with respect to requirements of modern flight recorders. Afterwards the lecture describes the developed algorithms that allows to appliance of digital memory into systems requiring high reliability and integrity of stored data. In addition it presenting development of digital storage focused on new functionality. The content of the paper is based on the experience gained during the design process of flight data recorders in the Air Force Institute of Technology.

Keywords: crash, flight, recorder, NAND, SLC, FLASH

1. WSTĘP

Dynamiczny rozwój technologii w dziedzinie elektroniki cyfrowej pozwala na unowocześnienie dotychczasowych rozwiązań stosowanych w lotniczych urządzeniach pokładowych. Zmiany konstrukcyjne w systemach rejestracji parametrów lotu są ograniczone poprzez obostrzenia prawne i normy, które ściśle definiują wymagania, jakie muszą zostać spełnione. Spowodowane jest to rygorystycznymi wymogami jakościowymi


i niezawodnościowymi, jakimi musi charakteryzować się rejestrator katastroficzny. Niemniej jednak, aby sprostać oczekiwaniom użytkowników eksploatujących nowoczesne statki powietrzne, należy dokonać zwiększenia obszaru zapisu w systemach rejestracji parametrów lotu.

Zgodnie z punktem 2-1.2 normy ED-112 [1] (MOPS¹ for Crash Protected Airborne Recorder Systems) rejestrator musi posiadać cyfrową metodę zapisu danych. Oczywisty jest fakt, że zastosowana pamięć musi mieć charakter nieulotny. Pamięci flash są obecnie szeroko stosowanymi układami spełniającymi przytoczone wymagania, zastąpiły one wcześniej używane pamięci nieulotne. W zależności od wykorzystanego typu bramki logicznej możemy wyróżnić dwa rodzaje pamięci flash:

- NOR – wykorzystuje funkcję binacji logicznej,
- NAND – wykorzystuje funkcję dysjunkcji logicznej.

Pamięci NOR i NAND różnią się między sobą zasadniczo w dwóch istotnych kwestiach. Połączeniami między poszczególnymi komórkami pamięci oraz sposobem komunikacji z urządzeniem sterującym. W technice komputerowej pamięci NAND stosowane są w rozwiązaniach, w których istnieje potrzeba przechowywania znacznych ilości danych, charakteryzujących się dużą szybkością zapisu i odczytu. Pamięci NOR wykorzystywane są wszędzie tam, gdzie istnieje potrzeba szybkiego dostępu do poszczególnych komórek pamięci. Systemy rejestracji parametrów lotu charakteryzują się dużą liczbą danych zapisywanych sekwencyjnie, co bardzo dobrze wpisuje się w charakter pracy pamięci NAND. Pamięci flash dzielą się również pod względem zastosowanej struktury komórki pamięci. Producenci oferują pamięci SLC, MLC oraz TLC. Komórki pamięci SLC (ang. single-level cell) mogą znajdować się w dwóch stanach logicznych, przechowując tylko jeden bit informacji. Natomiast komórki pamięci MLC (ang. multi-level cell) i TLC (triple level cell) przechowują kolejno dwa i trzy bity informacji. Większe zagęszczenie informacji w pojedynczej komórce pamięci wpływa na redukcję kosztów oraz na możliwość znaczącego zminiaturyzowania układów. Pamięci SLC charakteryzują się jednak dużo większą szybkością zapisu i odczytu, większą żywotnością pamięci oraz większą wiarygodnością przechowywanych danych, co jest niezwykle istotne w systemach rejestracji parametrów lotu. Struktura przedstawianych układów oprócz przestrzeni pamięci posiada wbudowany kontroler, który w najprostszej wersji umożliwia zapisywanie i odczytywanie danych za pomocą charakterystycznej magistrali równoległej. Pamięci wyposażone w taki kontroler nazywane są „Raw NAND”. Odwrotnością są układy „Fully Managed NAND”, które można porównać do karty pamięci występującej w postaci monolitycznego układu scalonego. W ostatnim czasie wyróżnia się również hybrydę nazywaną „On-die ECC NAND”, w której wykorzystuje się

wbudowane funkcje systemu kodowania korekcyjnego ECC (ang. Error Checking and Correction, Error Correction Code), natomiast zarządzanie błędnymi blokami oraz równoważeniem zużycia (ang. Wear Leveling) musi być zapewnione przez kontroler zewnętrzny. Porównanie pamięci NAND pod względem zaawansowania kontrolera znajduje się na rys. 1.



Rys. 1. Porównanie pamięci NAND pod względem zaawansowania kontrolera

¹ minimum operational performance standard


2. WYBÓR ODPOWIEDNIEJ PAMIĘCI NIEULOTNEJ

Uzasadnienie wyboru układu SLC NAND flash wynika bezpośrednio z przedstawionej części wstępnej, zawierającej opis różnic wynikających z budowy poszczególnych rodzajów pamięci. Parametrami kluczowymi podczas podjęcia decyzji okazały się wiarygodność i trwałość zapisywanych informacji, wysoka odporność temperaturowa układów oraz duża pojemność. Ze względu na potrzebę jak największej bezpośredniej kontroli nad układem pamięci wyklucza się stosowanie układów fully Managed NAND, mimo iż pozwalają one na bardzo łatwe użycie oraz znaczące uproszczenie kontrolera nadrzędnego. Układy tego typu są bardziej wrażliwe na uszkodzenia oraz w sytuacji niepoprawnej pracy wewnętrznego kontrolera odzyskanie jakichkolwiek danych z pamięci może okazać się niemożliwe. Wyjątkiem są układy hybrydowe wyposażone w zabudowany system kodowania korekcyjnego „On-die ECC”. Funkcja ta umożliwia dokonywanie bezpiecznych, wewnętrznych operacji kopiowania, co okazuje się bardzo przydatną cechą. Ostatecznie podjęto decyzję o zastosowaniu układów pamięci SLC NAND firmy Micron charakteryzującymi się największą odpornością temperaturową. Pamięci działają poprawnie w zakresie temperatur od 40 C do +105 C, posiadają od 256 MB do 2GB pojemności.

3. STRUKTURA PROGRAMU

Złożoność opracowanego oprogramowania jest zdeterminowana wysokimi wymaganiami niezawodnościowymi. Duży wpływ na ostateczny kształt algorytmów sterujących miał również dobór konkretnego układu pamięci jak i postać pozostałych elementów systemu rejestracji parametrów lotu. Opracowane oprogramowanie zostało podzielone na trzy abstrakcyjne warstwy przedstawione na rys. 2. Warstwa znajdująca się najbliżej układu pamięci realizuje operacje związane z obsługą uszkodzonych bloków, zarządza zrównoważeniem zużycia oraz zapewnia dostęp zarówno do rejestrów konfiguracyjnych układów NAND jak i do samej przestrzeni pamięci nieulotnej. Kolejną warstwę oprogramowania nazywaną „systemem zapisów” można porównać do komputerowego systemu plików z tą różnicą, że jest ona zoptymalizowana pod kątem bezpieczeństwa i wiarygodności zapisywanych informacji. Dodatkowo opracowany system pozwala na optymalne wykorzystanie pamięci oraz na znaczące zminimalizowanie czasu, w którym dane są przechowywane w buforach układu sterującego. Taki mechanizm pozwala na poprawny zapis parametrów przesłanych tuż przed katastrofą. Kolejną, również istotną, cechą opracowanych algorytmów jest możliwość

odzyskania i analizy danych częściowych oraz zapewnienie poprawności struktury zapisanych danych po nagłym odłączeniu zasilania. W zakresie ostatniej nadrzędnej warstwy oprogramowania zawierają się wszystkie funkcje i algorytmy zarządzające pracą układu mikroprocesorowego, komunikację z blokiem akwizycji i systemem do odczytywania i analizy danych. Oprócz elementów oprogramowania przedstawionych na rys. 2. istnieje system nadzoru poprawnej pracy urządzenia oraz układów pamięci NAND. Podczas pracy kasyety poprawność zapisywanych informacji jest stale monitorowana. Każdorazowe wystąpienie niestandardowych operacji, takich jak np. obsługa uszkodzonego bloku, czy nagły spadek napięcia podczas pracy, jest przechowywane w pamięci mikrokontrolera. W trakcie odczytywania kasyety użytkownik otrzyma informację na temat wystąpienia sytuacji niestandardowej tylko w momencie, w którym został uszkodzony któryś z układów pamięci, co wiąże się z koniecznością serwisowania. Pozostałe informacje pozwalają stwierdzić w ramach przeglądów stan układów pamięci oraz poprawność użytkowania systemu.




Rys. 2. Struktura oprogramowania

3.1 ZARZĄDZANIE USZKODZONYMI BLOKAMI

Algorytmy zarządzania uszkodzonymi blokami są niezwykle istotne, potrzeba ich stosowania pojawia się w momencie, w którym mogą wystąpić uszkodzone sektory pamięci. Sytuacja taka dużo rzadziej pojawia się w układach SLC, niemniej jednak możliwość

wystąpienia uszkodzonego bloku wzrasta wraz z liczbą cykli kasowanie/zapis danej przestrzeni pamięci. Kolejnym czynnikiem predysponującym do powstawania uszkodzonych sensorów są trudne warunki środowiskowe, w których pracuje układ pamięci. Aby wydłużyć żywotność układów, stosuje się algorytmy równoważenia zużycia zapewniające równomierne rozłożenie operacji kasowanie/zapis na poszczególne fragmenty przestrzeni pamięci. Mimo to należy przewidzieć możliwość wystąpienia nowych uszkodzonych sektorów. Należy podkreślić, że nawet fabrycznie nowe układy pamięci posiadają sektory oznaczone przez producenta jako wadliwe. Przykładowo pamięć NAND o pojemności 256MB jest podzielona na 2048 bloków, każdy blok na 64 strony, a każda strona na 2048 bajtów. Najmniejszą możliwą przestrzenią zapisu/odczytu jest jedna strona, natomiast operacja kasowania może odbywać się na pojedynczych blokach. Producent zakłada, że fabrycznie nowy układ może posiadać do 40 uszkodzonych bloków pod warunkiem, że każdy z nich jest odpowiednio oznaczony. Dodatkowo ze specyfikacji wynika, że blok 0 jest zawsze blokiem sprawnym. Zarządzanie uszkodzonymi blokami może być zrealizowane dzięki zorganizowaniu przestrzeni pamięci w odpowiedni sposób. Powszechnie używana w technice komputerowej organizacja pamięci NAND została przedstawiona na rys. 3.



Rys. 3. Organizacja pamięci

W bloku 0 przechowuje się niezbędne informacje potrzebne do poprawnej inicjalizacji, czyli adresy tablicy uszkodzonych bloków oraz jej kopii (rys. 3. - BB0 i BB1). W tablicy uszkodzonych bloków zachowana jest informacja o sprawności każdego bloku w strukturze. Pozwala to na używanie tylko poprawnie działających bloków do przechowywania danych. Ostatecznie pamięć użytkowa oznaczona jest na rys. 4 jako MEM. Warto zauważyć, że w momencie wykrycia uszkodzonego bloku należy nadpisać tablicę BB0 oraz BB1, co będzie skutkowało wykluczeniem danego bloku z użycia. Sytuacja taka występuje sporadycznie, co powoduje małą liczbę kasowań bloków BB0 i BB1. Mimo to istnieje niewielka szansa na uszkodzenie bloku BB0 bądź BB1. W razie takiego przypadku wyklucza

się uszkodzony blok z użycia i tworzy się nową kopię tablicy uszkodzonych bloków oraz nadpisuje się blok 0, aktualizując przechowane w nim adresy. Zastosowanie takiej organizacji pozwala ograniczyć do minimum liczbę operacji kasowania bloku 0. W przypadku, w którym uszkodzeniu uległby blok 0, pamięć nie mogłaby pracować poprawnie.

3.2 ALGORYTM RÓWNOWAŻENIA ZUŻYCIA

W porównaniu do klasycznego systemu plików zaimplementowanie algorytmu równoważenia zużycia w pamięci systemu rejestracji parametrów lotu wydaje się stosunkowo proste. Wynika to z charakteru przechowywania danych podobnego do zapętlonej taśmy magnetycznej. Najstarsze zapisy są usuwane dopiero w momencie, gdy nadpisuje się je nowymi danymi. Jedynym blokiem, który jest często kasowany jest blok, w którym znajduje się przestrzeń robocza. Blok ten nie jest zaadresowany na stałe, tylko „przemieszcza się” wraz z przestrzenią, do której aktualnie zapisuje się dane. Pozwala to na równomierne rozłożenie zużycia poszczególnych sektorów pamięci.


4. MECHANIZM ZAPISU

W systemie rejestracji występują zwyczajowo dwa typy nośników informacji. Jednym z nich jest nośnik umieszczony w odpowiednio wytrzymałej i odpornej obudowie katastroficznej, tzw. „czarnej skrzynce”, która jest demontowana stosunkowo rzadko, np. podczas prac okresowych. Drugi nośnik informacji, nazywany kasetą szybkiego dostępu bądź kasetą eksploatacyjną, może być demontowany po każdym locie w celu analizy sprawności statku powietrznego, czy pozyskania informacji przydatnych w procesie szkolenia personelu latającego. W przypadku rodziny rejestratorów powstałej w ITWL obie kasety posiadają taką samą funkcjonalność, z tą różnicą, że kasetę katastroficzna umieszczona jest w obudowie przygotowanej do przetrwania katastrofy lotniczej.

4.1 ODBIERANIE DANYCH Z BLOKU AKWIZYCJI

Transmisja danych pomiędzy blokiem akwizycji a kasetą katastroficzną może być przeprowadzana na wiele sposobów. Jednym z nich jest przesyłanie danych interfejsem szeregowym podobnym do standardu RS-232. Biorąc pod uwagę, iż nie ma możliwości przeprowadzenia operacji zapisu pojedynczych bajtów do pamięci nielotnej oraz fakt, że w czasie trwania operacji zapisu do pamięci nielotnej mogą napłynąć nowe dane, należy je chwilowo przechować w pamięci RAM. W tym celu zostały zaimplementowane dwa

bufory cykliczne o strukturze kolejki. Ich działanie jest zobrazowane na rys. 4. Każdy bajt przychodzący z bloku akwizycji zostaje zapisany na końcu bufora przejściowego (rys. 4a). Dzieje się to niezależnie od działania innych funkcji programu. Rys. 4b przedstawia sytuację, w której następuje „wyciąganie” bajtów z bufora przejściowego i umieszczanie ich w buforze zapisu. Jeżeli podczas tej operacji blok akwizycji prześle bajt informacji, to procedura kopiowania jest wstrzymywana na czas wpisania tego bajtu do bufora przejściowego. Takie działanie pozwala jednocześnie zapewnić brak możliwości utracenia jakiegokolwiek z odebranych bajtów oraz umożliwia korzystne ułożenie danych w buforze zapisu (rys. 4c). Dane w buforze zapisu są przygotowane bezpośrednio do zapisu w pamięci nieulotnej.




Rys. 4. Organizacja buforów


4.2 ZAPISYWANIE DO PAMIĘCI NIEULOTNEJ

Blok akwizycji odpowiednio przetworzone i przygotowane dane przesyła do obu kaset równolegle. Kasety zapisują odbierane dane w pamięci nieulotnej i po zakończonym locie istnieje możliwość odczytania całego zapisu. W systemach rejestracji dąży się do tego, aby czas od momentu pozyskania informacji do momentu jej bezpiecznego zapisu był jak najkrótszy. Pomijając opóźnienia wynikające z przetwarzania analogowo-cyfrowego, odpowiedniego oznaczenia poszczególnych parametrów oraz transmisji, kluczową kwestią jest czas, w którym otrzymany bajt informacji będzie na stałe zapisany w pamięci nieulotnej. Niestety, nie ma możliwości dokonywania operacji zapisu do pamięci po każdym otrzymanym bajcie. W takim

wypadku istniałoby bardzo duże prawdopodobieństwo przekłamania zapisywanych informacji. Ponieważ wiarygodność parametrów pozyskanych z systemu rejestracji jest równie istotna, należy zastosować algorytmy pozwalające wykrywać i niwelować powstające przekłamania. Przy wykorzystaniu algorytmów kodowania korekcyjnego wbudowanych w układzie pamięci, najmniejsza liczba danych, jaką można jednorazowo zapisać, to 512 bajtów. Zapisana w ten sposób paczka danych posiada w dodatkowej przestrzeni pamięci sumę kontrolną CRC16 oraz informacje nadmiarowe, pozwalające wykryć 5 przekłamaných bitów oraz skorygować 4. Zapisywanie danych takim sposobem pozwala na jednoznaczne określenie wiarygodności zapisu, a w większości wypadków na odzyskanie utraconych fragmentów. Problemem wynikającym z zapisywania danych paczkami jest nieakceptowalnie duże opóźnienie zapisu. Gdyby oczekiwać, że dane przesłane z bloku akwizycji osiągną oczekiwany rozmiar, trwałoby to w przypadku samolotu bojowego około sekundy. Tak duże opóźnienie nie jest akceptowalne, z kolei zapisywanie informacji w mniejszych paczkach powodowałoby wykorzystywanie niewiele ponad 10% pamięci. Rozwiązaniem tego problemu, opracowanym w ITWL, jest system zapisu oparty na podziale pamięci na dwie abstrakcyjne części: przestrzeń zapisu oraz przestrzeń roboczą. W takim rozwiązaniu zapisuje się bardzo małe paczki danych (3-10 bajtów) w przestrzeni roboczej; następnie, gdy liczba danych w tej przestrzeni przekroczy 512 bajtów, zostają one zapisane do przestrzeni zapisu. To rozwiązanie przedstawiono na rysunkach 5 i 6. Pozwala ono na jednoczesne pełne wykorzystanie przestrzeni pamięci oraz zachowanie najświeższych danych w razie nagłego przerwania pracy urządzenia. Dodatkowo zarówno paczki danych zapisywane w przestrzeni roboczej jak i w przestrzeni zapisu są objęte algorytmami wykrywania i korekcji błędów, co pozwala na jednoznaczne określenie wiarygodności danych.



Rys. 5. Proces zapisu do przestrzeni roboczej



Rys. 6. Proces zapisu do obu przestrzeni

Przestrzeń robocza stanowi swego rodzaju bufor, w którym przechowywane są dane częściowe, zanim uzyskają formę pozwalającą na zapis z pełnym wykorzystaniem dostępnej pamięci w przestrzeni zapisu. Rys. 5 prezentuje przypadek, gdy następuje zapis tylko w przestrzeni roboczej, natomiast rys. 6 przypadek zapisu do obu przestrzeni pamięci.

5. PODSUMOWANIE

Przedstawione w artykule rozważania prowadzą do następujących wniosków. W porównaniu do klasycznego systemu plików zaimplementowane algorytmy pozwalają na optymalizację pod kątem uzyskania jak największej wiarygodności danych oraz bardzo szybkiego zapisu do pamięci nieulotnej. Innym, równie istotnym, elementem oprogramowania są procedury zapewniające poprawność pracy urządzenia w każdych warunkach. Odłączenie źródła zasilania podczas trwania zapisu lub innej operacji nie powoduje żadnych skutków niepożądanych. Kolejnym pozytywnym aspektem jest opracowany na potrzeby projektu system monitorowania stanu oraz poprawności pracy układów pamięci zabudowanych w kasetach systemu rejestracji. Mimo że zastosowano najwyższej jakości komponenty stałe, jest wymagane nadzorowanie ich stanu. Opracowany system zapisów charakteryzuje się bardzo szybkim czasem uruchomienia oraz prędkością pozwalającą na zapis parametrów lotu oraz dźwięku w postaci cyfrowej.

Literatura

1. EUROCAE: Norma ED-112, Minimum Operational Performance Specification For Crash Protected Airborne Recorder Systems: 2004.
2. MICRON: TLC MLC and SLC Devices: 2015.
3. MICRON: NOR | NAND Flash Guide: Selecting a Flash Memory Solution for Embedded Applications: 2015.
4. MICRON: NAND Flash Memory MT29F2G08ABAEAH4, MT29F2G08ABAEAWP, MT29F2G08ABBEAH4, MT29F2G08ABBEAHC, MT29F2G16ABAEAWP, MT29F2G16ABBEAH4, MT29F2G16ABBEAHC: 2014.
5. Technical Note Error Correction Code (ECC) in Micron® Single-Level Cell (SLC) NAND: 2011.



Artykuł dostępny na podstawie licencji Creative Commons Uznanie autorstwa 3.0 Polska.
<http://creativecommons.org/licenses/by/3.0/pl>